Intel przejął Tower Semiconductor

Intel opowiada o technologii poniżej 2 nm – wszystko dzięki tranzystorom widłowym

Paweł Maretycz Paweł Maretycz Newsy

Intel może skupić się na nowym projekcie tranzystora, który może być kluczowym krokiem w jego aspiracjach produkcyjnych poniżej 2 nm. Ostatnio opublikowany w sieci patent może pomóc Niebieskim utrzymać prawo Moore’a przy życiu poprzez to, co nazywa stacked forksheet transistors, czyli w wolnym tłumaczeniu tranzystory z ułożonymi w stosy arkuszami widłowymi… albo i nie. Wszystko dlatego, że patent jest niejasny, jak to zwykle bywa, i Intel nie twierdzi, że poprawi to wydajność.

Intel tranzystory forksheet

Intel tranzystory forksheet

Według niebieskiego giganta nowy projekt tranzystorów może ostatecznie doprowadzić do trójwymiarowej, pionowo ułożonej architektury CMOS, która pozwala na zwiększenie liczby tranzystorów w porównaniu do dzisiejszych najbardziej zaawansowanych konstrukcji tri-gate. Jednakże, trudności związane z dalszym zmniejszaniem tranzystorów stały się tak duże, że nawet patent Intela opisuje ograniczenia jako przytłaczające  — koszty, ryzyko i złożoność wydają się obecnie przeważać nad potencjalnymi korzyściami.

Zobacz też: Powtarzaj tylko te rozdziały na YouTube, które faktycznie Cię interesują

Patent Intela opisuje wykorzystanie tranzystorów nanoribbonowych w połączeniu z nową, cienką jak atomy warstwą germanu, która działa jako ściana dielektryczna. Ta ostatnia służy jako fizyczna separacja pomiędzy warstwami, działając jako izolator pomiędzy rowkiem bramki p i rowkiem bramki n. Jest ona powtarzana przez każdą z pionowo ułożonych warstw tranzystora, w zależności od tego, ile tranzystorów jest ułożonych jeden na drugim. W praktyce pozwala to na znacznie ciaśniejsze odstępy między urządzeniami P- i NMOS, zanim ich funkcje zostaną naruszone (w porównaniu do tego, jak daleko od siebie musiałyby być, aby uzyskać ten sam efekt bez ścianki), co oznacza, że Intel może zmieścić więcej z nich na mniejszej powierzchni.

Zobacz też: Twórcy zdradzili, jak w oryginale miała kończyć się seria Assassin’s Creed

O ile Niebiescy nie zdradzają zbyt wielu szczegółów na temat nowej technologii, to na szczęście Intel nie jest pierwszą firmą, która odwołuje się do tej metody produkcji. Imec, grupa badawcza z siedzibą w Belgii, ogłosiła opracowanie pierwszych standardowych wyników symulacji takich układów. Według nich technologia ta, zastosowana w węźle technologicznym 2 nm, może zapewnić znaczną poprawę gęstości tranzystorów w porównaniu z tradycyjnymi metodami wykorzystującymi arkusze nanokrystaliczne. W połączeniu z ponad 20-procentową redukcją powierzchni komórki dzięki procesowi 2 nm możemy liczyć na 10-procentowy wzrost prędkości lub 24-procentową poprawę wydajności energetycznej przy stałych prędkościach. Dodatkowo powierzchnia pamięci SRAM (Static Random Access Memory), która zazwyczaj tworzy pamięć podręczną procesora i jest jednym z najbardziej znaczących czynników wpływających na powierzchnię matrycy, została zredukowana o 30%. Wygląda to więc bardzo obiecująco. Nie jest jednak powiedziane, że Intel nie schowa tego patentu do szuflady, przez wzgląd na jego zbyt dużą złożoność.

Źródło: Tomshardware

Sprawdź najlepsze prezenty na Komunię

Partner poradnika:

Kup prezent na Komunię z apką PAYBACK i zgarnij punkty
Impression Tag
Sprawdź najnowsze wpisy